台湾、新竹 - 2026年4月23日 - 先進ASICのリーダーである創意電子(GUC)は本日、「TSMC 2026 North America Technology Symposium」のパートナー展示エリアにおいて、TSMC 3nmプロセスを採用した12Gbps HBM4 IPプラットフォームのデモンストレーションに成功したことを発表しました。
本プラットフォームは、GUCが独自開発したフル機能のHBM4コントローラおよびPHY IPをパートナー企業のHBM4メモリと統合されており、TSMCが業界をリードする先進パッケージング技術であるCoWoS(R)を採用しています。
GUCの前世代HBM3E PHY及びコントローラは、顧客の3nm製品に既に採用されており、量産において仕様を15%上回る速度を実現しています。JEDECはHBMのロードマップを強力に推進しており、メモリの処理能力と容量を向上させるとともに、HBM4ではデータバス幅がさらに2倍に向上しています。GUCのHBM4 IPは、HBM3Eと比較して帯域幅が2.5倍、電力効率は1.5倍、面積効率は2倍へと大きく向上されています。
また、GUCのこれまでのHBM、GLink、およびUCIe IPソリューションと同様に、今回のHBM4 IPにもproteanTecs社のインターコネクト・モニタリング・ソリューションが統合されています。 これにより、PHYのテストおよび特性評価(キャラクタライゼーション)における高い可視性を提供するとともに、最終製品の実稼働時におけるパフォーマンスと信頼性を大幅に向上させることが可能となります。
3DICアーキテクチャへの需要の高まりに対応するため、GUCのHBM4 PHYは「face-up」構成もサポートしており、TSMCの「SoIC face-to-face」技術への統合を可能にしています。 PHYマクロには、I/O信号、電源、およびGround接続用のTSV(Through-Silicon Via:シリコン貫通電極)が統合されており、さらにトップ・ダイへの電力供給用TSVも確保していることで、上層ロジック・ダイの電力分配要件もサポートします。
GUCのCTO(最高技術責任者)であるイゴール・エルカノヴィッチ(Igor Elkanovich)は次のように述べています。「業界で初めて12Gbps HBM4 IPを発表し、TSMCシンポジウムにおいて顧客にその成果を披露できたことを大変誇りに思います。当社のUCIeおよびGLink-3D IPと組み合わせることで、TSMC 「SoIC-X on CoWoS」を含む、最新の3.5Dシステムアーキテクチャに向けた包括的な2.5D/3D IPソリューションを提供してまいります。」
